Jeux de la vie sur fpga \o/

https://video.ploud.fr/w/ryoWzx42nJjaAsk3Rb2H8t

Армения посреди Америки, Китая и России: отчет с EDA Connect 2025

Мысль, что Армения удобна тем, что соединяется и с Америкой, и с Китаем - высказал мне один из китайских участников конференции EDA Connect . А мысль, что Армения соединяется еще и с Россией - возникала естественно при просмотре докладов о логическом синтезаторе, статическом анализаторе и верификации с помощью UVM. Помимо докладов, при конференции прошел хакатон по Verilog и FPGA , на который пришли студенты из Ереванского университета, русско-армянского университета, американо-армянского, французско-армянского, европейско-армянского, и других университетов. Занятно, что второй день хакатона проходил в комнате напротив зала, где большое начальство встречалось с Премьер-Министром Армении. Один из студентов хакатона перепутал дверь, и его перенаправила секьюрити.

https://habr.com/ru/articles/891814/

We had a very productive #FSD meeting earlier today! Check out what we accomplished: https://www.fsf.org/blogs/licensing/fsd-meeting-recap-2025-02-21 #FreeSoftware #Licensing #nextpnr #Yosys

\o/

Vive l'opensource,
vive le FPGA libre
vive l'europe ;)

https://blog.yosyshq.com/p/an-open-source-fpga-toolchain-for-a-large-european-space-grade-fpga/

I started a project page to document my first FPGA project on a long while, mainly so that I don't forget, but could possibly be useful to others... I'll plan to add subsequent projects and make more progress on this one in the next few weeks and months.

"I bought myself a Radiona ULX3S from CrowdSupply, which includes the 85k Lattice ECP5 FPGA, which can be programmed to simulate the open source 32-bit RISC-V CPU with a completely open source LiteX-yosys-nextpnr, toolchain."

https://blog.bomorgan.io/hobbies/hardware/fpgas/litex-riscv-ecp5-ulx3s/

Just got a 32-bit RISC-V SoC programmed into the Lattice ECP5 FPGA on Radiona's ULX3S using the completely open source LiteX toolchain, including yosys and nextpnr.

The person who is porting #Yosys #NextPrN to #Gatemate on the #olimex board, is discussing his work on this Discord channel. #fpga #digitalmath #addition #multiplication #gaussianlogarithms.

https://discord.gg/gD3tCpbM

Did You Know YoSys Knows VHDL Too? https://hackaday.com/2024/12/04/did-you-know-yosys-knows-vhdl-too/ #verilog #yosys #FPGA #fpga #vhdl

Did You Know YoSys Knows VHDL Too? - We’ve been fans of the Yosys / Nextpnr open-source FPGA toolchain for a long while... - https://hackaday.com/2024/12/04/did-you-know-yosys-knows-vhdl-too/ #verilog #yosys #fpga #vhdl

guix crash course

https://infosec.press/csantosb/guix-crash-course

Just purchased some new FPGA toys... An iCESugar and a pico-ice.

I'd like to finally play around with yosys and nextpnr. Looks like yosys is a bit old on Void, and there isn't a nextpnr package.

I'm half tempted to go through the effort of packaging these for Void Linux so others can benefit.
#FPGA #yosys #icesugar #pico_ice

#Guix channel for #digitalelectronics design, mainly #vhdl and #fpga

https://gitlab.com/csantosb/guix/channel-electronics

So far, with #cocotb, #vunit, #yosys, #osvvm and #ghdl (including its yosys plugin).

Use with:

git clone --depth=1 https://git.sr.ht/~csantosb/guix.channel-electronics
guix install -L ./guix.channel-electronics ghdl-clang

Адаптация платы Colorlight 5A-75B для примеров «Школы синтеза цифровых схем»

Привет! Начался новый поток «Школы синтеза цифровых схем» и я хотел бы поделиться своим опытом по адаптации бюджетной платы с ПЛИС для запуска на ней лабораторных работ Школы. Отдельным преимуществом такого решения является возможность использования Open Source маршрута для синтеза и моделирования цифровых схем на базе Yosys и Icarus Verilog. Colorlight 5A-75B не является отладочной платой в привычном понимании этого понятия - будет интересно.

https://habr.com/ru/articles/849592/

With #guix, this is what it takes to produce a netlist for the 7 series of #xilinx #fpga devices.

> guix install yosys-clang ghdl-clang ghdl-yosys-plugin

> yosys -p 'ghdl --std=08 leds; synth_xilinx -top leds -family xc7 -ise'

It uses only #freesoftware, with #yosys and the #ghdl synthesis module as its backend.

Way too long since I last played with Verilog!

Also WHY OH WHY doesn't it seem to possible to access module parameters outside of the module (when not writing a test bench)... Would have been a nice way for some name spacing for constants.

Thanks to #yosys and #nextnpr btw.

Working on my nixvim configuration, but also I have to setup a development environment for some open source FPGA tools.

Trying to figure out some of the open source FPGA tooling by setting breakpoints and running small demos. I need to figure out how the Surelog front end interacts with Yosys, for potential plugin development?

IDK, will write more about it later.